Jan Narud
Physicien américain

1956 - Hannon Yourke: diplômé du MIT, en 1954 il travaille pour IBM avec comme objectif d'accélérer la vitesse de commutation des portes logiques. Le point fondamental était de ne pas saturer les transistors , en effet , un transistor saturé est long à sortir de la saturation, donc à se bloquer. Pour cela, il est nécessaire d'évacuer toutes les charges stockées dans les jonctions. Yourke part alors sur le principe d'un amplificateur différentiel mais les transistors de l'époque, transistors à point de contact, n'avaient pas les performances que l'on connaît maintenant et notamment la résistance de collecteur était importante d'où la nécessité d'utiliser des tensions importantes . Il réalise un schéma à l'aide de composants discrets qu'il fait breveter en 1956.  Les images ci dessous sont empruntées au site:

http://www.semiconductormuseum.com/Transistors/IBM/OralHistories/Yourke/Yourke_Page5.htm

L'oscillogramme met en évidence les performances du circuit, le signal inférieur met en évidence le signal de sortie de la porte. L'échelle est 20 mμs par carreau soit 20 ns par carreau , la période du signal est 100ns c'est à dire une fréquence de 10 MHz et si nous appliquons les critères actuels qui définissent les temps de montée et descente d'un signal : temps pour passer de Vmini+10% à Vmaxi-10%, les temps de montée sont proches de  5 à 10 nanosecondes .
Le schéma ci dessus a été publié en 1957. Yourke a déposé son brevet en 1956 , il a été accepté en 1960, cependant, le circuit intégré n'existe pas encore, il s'agit là d'un montage réalisé à l'aide de composants discrets.
Ces montages ont commencé leur carrière dans les ordinateurs IBM 7090 qui équipaient notamment la Nasa en 1960

1962 - Jan Narud: a obtenu son doctorat de génie électrique et de physique en 1954 à l'université de Stanford. Il a ensuite enseigné à Harvard. Après une période de 5 années dans les laboratoires d'IBM , il entre en 1961 chez Motorola en tant que directeur d'un service de recherche . Il va être à l'origine de la famille de circuits intégrés MECL10 000 ou MECL10K (Multi Emetteur Coupled Logic) . Dés 1962 sort la première famille de circuits ECL , puis MECL 2 en 1966, MECL 3 ou 1600 en 1968, MECL 10K en 1971.
La série MECL10K aura un temps de propagation de 1ns et consommera 10mW par porte.
La série MECL 100K sortira en 1981. Les progrès viendront essentiellement de la technologie d'intégration, la surface occupée par un transistor passe de 3 000 μm² à 770 μm² la série sera dite subnanoseconde puisque les temps de propagation seront ramenés à 0,7ns et dans certains cas 0,5
Le schéma de cette famille est inspiré du schéma breveté par Yourke mais cette fois il s'agit de circuits intégrés bipolaires .
Les alimentations , ici Vcc1 et Vcc2 bien que reliées à la même borne de l'alimentation font l'objet de deux lignes différentes ou deux pistes différentes sur un circuit imprimé jusqu'au condensateur de filtrage en sortie d'alimentation. La commutation d'utilisateur en S1 et S2 crée des appels de courants qui peuvent être intenses et très brefs générant ainsi du bruit sur l'alimentation. En utilisant deux lignes différentes d'alimentation, le bruit ne vient pas perturber l'ampli différentiel.

Dans le tableau ci dessus on voit que la différence entre VOH et VOL va être compris entre 0,9V (VOHmax - VOLmin) et 0,6 V (VOHmin - VOLmax), l'excusion de la tension de sortie est faible, il en découle une faible immunité aux bruits.
Les circuits ECL connaîtront leur heure de gloire en 1976 avec le Cray_1. Ce super ordinateur est alors constitué uniquement de circuit ECL, des portes NOR à 4 et 5 entrées et à sorties,  différentielles ou classiques, de RAM statiques 16 fois 4 bits ( 6 ns) qui serviront de registres et de RAM 1024 fois 1 bit (50ns) pour réaliser la mémoire centrale. Le Cray_1 a nécessité 200 000 portes